Une université d’excellence
Université de recherche intensive, leader mondial en écologie, l’Université de Montpellier est un établissement public expérimental qui figure dans le top 200 du classement de Shanghai. Elle couvre plusieurs champs disciplinaires sciences et techniques, droit, économie, environnement, administration, gestion, médecine, pharmacie, activités physiques et sportives, biologie, informatique, sciences de l’éducation, science politique. Elle a obtenu en 2022 la labellisation I-SITE (Initiative Science Innovation Territoires Economie) qui associe 15 partenaires de recherche et d’innovation du territoire. Ce Programme d'Excellence (PEI) porté par l’Université de Montpellier s’articule autour des enjeux "Nourrir, Soigner, Protéger" et s’appuie sur tous les domaines scientifiques de l'Université et de ses partenaires. Elle coordonne le Pôle Universitaire d’Innovation (PUI).
Une université engagée
Vigilante envers toutes formes de discriminations, l’Université de Montpellier est engagée pour la promotion de la diversité, l’égalité entre femmes et hommes et pour l’inclusion des personnes en situation de handicap. Elle est attachée aux fondements du service public, à la laïcité, à l’égalité des chances et à l’accès de tous aux savoirs. Elle promeut les valeurs académiques telles que l’éthique, l’intégrité scientifique et la liberté universitaire. L’UM place enfin le développement durable au cœur de sa politique et de son savoir-vivre. Une démarche saluée par le palmarès du Times Higher Education qui la place en tête des universités françaises les plus performantes en terme de développement durable.
Dans le cadre de ses engagements, l’université promeut le CV sans photographie.
Structure de rattachement : Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier (LIRMM)
Environnement de travail : Le Laboratoire d’Informatique, de Robotique et de Microélectronique de Montpellier – LIRMM – est une Unité Mixte de Recherche, dépendant conjointement de l’Université Montpellier (UM) et du Centre National de la Recherche Scientifique.
Le département Microélectronique du LIRMM est spécialisé dans la recherche de solutions innovantes pour embarquer, dans les systèmes électroniques intégrés, toujours plus d’intelligence et de technologies émergentes afin d’améliorer la qualité, la fiabilité, l’adaptabilité, l’efficacité (notamment énergétique) et la sécurité de ces systèmes. La plupart de nos activités trouvent des applications dans le domaine large des objets communicants pour l’environnement, y compris les environnements difficiles (spatial, radiatif, haute température) et le vivant.
Le département s’appuie sur les compétences scientifiques d’une trentaine de permanents (chercheurs, enseignants-chercheurs et ingénieurs) ainsi qu’une cinquantaine de doctorants et post-doctorants. Le spectre de compétences des permanents (5 DR et 5 CR CNRS, 8 PR et 9 MC UM) couvre les problématiques des sections 3 et 10 du CNRS ainsi que des sections 61 et 63 du CNU. De plus, quatre ingénieurs, affectés au département pour le support à la recherche, couvrent tout ou partie des besoins pour le support CAO microélectronique, l’administration de serveurs informatiques spécifiques, la conception de démonstrateurs matériels à base de FPGA ou de cartes électroniques et l’expérimentation. Une assistante de proximité assure l’interface entre les chercheurs du département et l’administration du laboratoire.
Le poste est financé par le PEPR Phoenix (France 2030), piloté par l'agence de programme ASIC (CEA), dans le cadre de son volet infrastructure TOTEM, plateforme collaborative open source pour la conception de circuits intégrés.
Intitulé du projet : Projet Ciblé TOTEM : Infrastructure et innovation – plaTeforme de cOncepTion opEN-source, agile et collaborative
Acronyme du projet : TOTEM
Durée globale du projet : 5 ans
Description sommaire du projet : L'objectif de ce projet est de créer une plateforme collaborative à destination des acteurs académiques et des organismes de recherche couvrant les étapes majeures de la conception de circuits, du composant aux systèmes intégrés, comportant une partie virtuelle / logicielle et une partie matérielle / équipement (prototypage, outils de test, ressources de calcul et gestion des données). La plateforme, open-source, connectée et positionnée en appui à la Design Platform du Chips Act européen, permettra aux acteurs de la recherche amont et aval de :
(i) collaborer dans un cadre souverain pour explorer et tester des idées nouvelles de circuits et de systèmes intégrés.
(ii) vérifier et valider les outils logiciels, les modèles et les méthodes innovants dans un environnement partagé,
(iii) bénéficier des outils et des modèles développés.
Pour sécuriser le lien formation-recherche-industrie, la plateforme sera accessible, en collaboration avec le CNFM, aux formations Bac+5, doctorants et post-doctorants.
Ainsi, cette plateforme ouverte, appuyée par une gouvernance au niveau du Programme PHOENIX et impliquant acteurs académiques et industriels, contribuera à la démocratisation et à l'innovation en conception de circuits intégrés. Elle sera étroitement liée à un service de fabrication faible volume (CIME-P), mutualisé et souverain visant les technologies de fabrication avancée et les technologies d'intégration à base de chiplets.
Mission principale :
Dans le cadre du projet TOTEM (volet infrastructure du PEPR Phoenix, France 2030), l'ingénieur·e de recherche conduit la conception et l'implémentation physique de circuits intégrés complexes (SoC et chiplets) au sein du département Microélectronique du LIRMM. Il ou elle maîtrise le flot RTL-to-GDSII, met en œuvre les méthodes de conception en vue du test et prépare la validation sur silicium des démonstrateurs du projet.
Activités :
Mettre en œuvre le flot de conception RTL-to-GDSII sur les technologies ciblées : synthèse, placement-routage, analyse temporelle, vérification physique, signoff.
Contribuer au recensement des IPs et modèles et à la structuration de la plateforme de prototypage ASIC / chiplet / FPGA.
Concevoir et intégrer des architectures à base de cœurs RISC-V.
Étudier et mettre en œuvre les méthodes de DFT : insertion de chaînes de scan, BIST, compression, préparation des vecteurs de test.
Réaliser l'implémentation physique des démonstrateurs applicatifs du projet.
Contribuer à l'intégration 3D et aux assemblages multi-chiplets, y compris les aspects interposeur.
Préparer et conduire le prototypage silicium et la validation post-fabrication.
Assurer la veille technologique, documenter les flots et contribuer aux livrables du projet.
Définition des tâches à accomplir :
1. Recenser les IPs et modèles disponibles dans la communauté, en qualifier la maturité et définir les critères de réutilisation et de documentation.
2. Contribuer à la structuration de la plateforme de prototypage ASIC / chiplet / FPGA : définition des flots de référence, des kits de conception et des règles d'accès.
3. Étudier les méthodes de DFT adaptées aux SoC et aux architectures chiplets, y compris le test des interfaces die-to-die.
4. Mettre en œuvre ces méthodes dans les conceptions du projet et produire les patterns de test en vue de la validation sur silicium.
5. Réaliser l'implémentation physique des démonstrateurs : du RTL au GDSII, jusqu'au tape-out, dans le respect des contraintes PPA et des règles des fondeurs.
6. Participer à l'assemblage, la mise en route et à la caractérisation des prototypes, et capitaliser les résultats sous forme de flots et de méthodologies réutilisables.
7. Documenter les flots, former et accompagner les utilisateurs du réseau, et contribuer aux livrables et jalons du projet.
Le contrat prend fin à la réalisation de son objet, soit la livraison des démonstrateurs silicium du projet TOTEM et des flots de conception et de test associés, et au plus tard à l'échéance du projet.
Modalités :
validation des livrables à chaque jalon par le responsable scientifique et le comité de pilotage du projet ;
indicateurs : nombre d'IPs qualifiées et référencées, tape-outs réalisés, couverture de test atteinte sur les démonstrateurs, taux de succès à la mise en route silicium ;
rapports d'avancement intégrés au reporting du PEPR Phoenix auprès de l'agence de programme ASIC ;
revues de conception avant chaque tape-out ;
valorisation scientifique : publications et communications associées aux démonstrateurs.
Spécificité / Contrainte du poste :
Pics d'activité forts et non négociables à l'approche des dates de tape-out imposées par les fondeurs et les navettes multi-projets.
Respect des accords de confidentialité (NDA) avec les fondeurs et fournisseurs d'IPs
Déplacements ponctuels vers les partenaires du projet et les plateformes technologiques.
Qualifications / Domaine de formation demandé :
Connaissances
Conception numérique : langages HDL (VHDL, Verilog, SystemVerilog), microarchitecture.
Flot RTL-to-GDSII complet et outils EDA associés : Cadence, Siemens, Synopsys.
Technologies CMOS avancées, PDK, bibliothèques standard et contraintes de signoff (timing, puissance, intégrité du signal, DRC/LVS).
Méthodes de DFT : scan, BIST, ATPG
Intégration 3D et chiplets : interposeurs, interfaces die-to-die, standards d'interconnexion.
Prototypage FPGA et émulation.
Techniques de test et de caractérisation sur silicium.
Savoir-faire
Conduire un flot de conception complet jusqu'au tape-out, dans le respect des contraintes PPA et des règles des fondeurs.
Intégrer et qualifier des IPs tierces.
Insérer et valider les structures de test, et générer les vecteurs associés.
Automatiser les flots par scripts (Tcl, Python, Makefile) et versionner sous Git.
Mener le bring-up et la caractérisation de prototypes silicium.
Rédiger des spécifications, des documentations de flot et des livrables de projet.
Lire et rédiger en anglais technique.
Remarque : certaines connaissances ou savoir-faire pourront être acquis ou perfectionnés par la mise en place de formations spécifiques durant le projet.
Savoir-être
Rigueur et exigence de qualité, indispensables dans un contexte où une erreur de conception se paie par un tape-out perdu.
Autonomie et capacité d'initiative.
Goût du travail collaboratif en équipe de conception et en réseau national.
Capacité à transmettre et à documenter.
Capacité à s'inscrire dans la durée d'un projet de cinq ans.
Qualifications : Doctorat en microélectronique ou diplôme d'ingénieur en conception de circuits intégrés. Une expérience de tape-out en technologie CMOS avancée est fortement souhaitée.
Rejoindre l'université de Montpellier, c'est bénéficier de nombreux avantages dans une région qui offre un cadre de vie qualitatif.
Nos avantages :
> Dispositifs de développement des compétences : accès à une grande offre de formation, préparation aux concours internes
> Jusqu’à 46 jours de congés / an (pour un temps plein à 38h30)
> Temps de travail aménageable
> Jusqu'à 2 jours de télétravail / semaine (selon les modalités de la charte de TT applicable à l'UM)
> Restauration collective
> Aide et prestations sociales
> Prise en charge partielle des abonnements au transport de la ville
> Accès aux activités sportives, culturelles et de loisirs de l'université
> Soutien à la parentalité : club de loisirs pour enfant, partenariat de crèches, jours enfant-malade
Avantages dépendant de la nature et la durée du contrat, des nécessités de services et des conditions d'éligibilité
Informations complémentaires :
Rémunération : de 2405€ à 3265€ bruts mensuels, dont 220€ d'indemnité mensuelle des agents contractuels (prime)
Prise de poste : Janvier
Type de contrat : CDD de catégorie A
Durée du contrat : 55 mois
Clôture des candidatures : 03/12/2026